（一）mos管导通特性
金属-氧化层半导体场效晶体管，简称金氧半场效晶体管（Metal-Oxide-Semiconductor Field-Effect Transistor MOSFET）是一种可以广泛使用在模拟电路与数字电路的场效晶体管（field-effect transistor）。MOSFET依照其“通道”的极性不同，可分为“N型”与“P型”的MOSFET，通常又称为NMOSFET与PMOSFET，其他简称尚包括NMOS?FET、PMOSFET、nMOSFET、pMOSFET等。
导通的意思是作为开关，相当于开关闭合。NMOS的特性，Vgs大于一定的值就会导通，适合用于源极接地时的情况(低端驱动)，只要栅极电压达到4V或10V就可以了。PMOS的特性，Vgs小于一定的值就会导通，使用与源极接VCC时的情况(高端驱动)。但是，虽然PMOS可以很方便地用作高端驱动，但由于导通电阻大，价格贵，替换种类少等原因，在高端驱动中，通常还是使用NMOS。
（二）MOS管导通条件
场效应管的导通与截止由栅源电压来控制，对于增强型场效应管来说，N沟道的管子加正向电压即导通，P沟道的管子则加反向电压。一般2V～4V就可以了。但是，场效应管分为增强型（常开型）和耗尽型（常闭型），增强型的管子是需要加电压才能导通的，而耗尽型管子本来就处于导通状态，加栅源电压是为了使其截止。
开关只有两种状态通和断，三极管和场效应管工作有三种状态，1、截止，2、线性放大，3、饱和（基极电流继续增加而集电极电流不再增加）。使晶体管只工作在1和3状态的电路称之为开关电路，一般以晶体管截止，集电极不吸收电流表示关；以晶体管饱和，发射极和集电极之间的电压差接近于0V时表示开。开关电路用于数字电路时，输出电位接近0V时表示0，输出电位接近电源电压时表示1。所以数字集成电路内部的晶体管都工作在开关状态。 场效应管按沟道分可分为Ｎ沟道和Ｐ沟道管（在符号图中可看到中间的箭头方向不一样）。
按材料分可分为结型管和绝缘栅型管，绝缘栅型又分为耗尽型和增强型，一般主板上大多是绝缘栅型管简称MOS管，并且大多采用增强型的Ｎ沟道，其次是增强型的Ｐ沟道，结型管和耗尽型管几乎不用。场效应晶体管（Field Effect Transistor缩写(FET)）简称场效应管.由多数载流子参与导电,也称为单极型晶体管.它属于电压控制型半导体器件.场效应管是利用多数载流子导电,所以称之为单极型器件,而晶体管是即有多数载流子,也利用少数载流子导电,被称之为双极型器件.有些场效应管的源极和漏极可以互换使用,栅压也可正可负,灵活性比晶体管好。
mos管导通电阻，一般在使用MOS时都会遇到栅极的电阻选择和使用问题，但有时对这个电阻很迷茫，现介绍一下它的作用：
1.是分压作用
2.下拉电阻是尽快泄放栅极电荷将MOS管尽快截止
3.防止栅极出现浪涌过压（栅极上并联的稳压管也是防止过压产生）
4.全桥栅极电阻也是同样机理，尽快泄放栅极电荷，将MOS管尽快截止。避免栅极悬空，悬空的栅极MOS管将会导通，导致全桥短路
5.驱动管和栅极之间的电阻起到隔离、防止寄生振荡的作用
1.不同耐压的MOS管的导通电阻分布。不同耐压的MOS管，其导通电阻中各部分电阻比例分布也不同。如耐压30V的MOS管，其外延层电阻仅为总导通电阻的29%，耐压600V的MOS管的外延层电阻则是总导通电阻的96.5%。
由此可以推断耐压800V的MOS管的导通电阻将几乎被外延层电阻占据。欲获得高阻断电压，就必须采用高电阻率的外延层，并增厚。这就是常规高压MOS管结构所导致的高导通电阻的根本原因。
2.降低高压MOS管导通电阻的思路。增加管芯面积虽能降低导通电阻，但成本的提高所付出的代价是商业品所不允许的。引入少数载流以上两种办法不能降低高压MOS管的导通电阻，所剩的思路就是如何将阻断高电压的低掺杂、高电阻率区域和导电通道的高掺杂、低电阻率分开解决。如除导通时低掺杂的高耐压外延层对导通电阻只能起增大作用外并无其他用途。
这样，是否可以将导电通道以高掺杂较低电阻率实现，而在MOS管关断时，设法使这个通道以某种方式夹断，使整个器件耐压仅取决于低掺杂的N-外延层。基于这种思想，1988年INFINEON推出内建横向电场耐压为600V的COOLMOS管，使这一想法得以实现。内建横向电场的高压MOS管的剖面结构及高阻断电压低导通电阻的示意图如图所示。
与常规MOS管结构不同，内建横向电场的MOS管嵌入垂直P区将垂直导电区域的N区夹在中间，使MOS管关断时，垂直的P与N之间建立横向电场，并且垂直导电区域的N掺杂浓度高于其外延区N-的掺杂浓度。
当VGS＜VTH时，由于被电场反型而产生的N型导电沟道不能形成，并且D，S间加正电压，使MOS管内部PN结反偏形成耗尽层，并将垂直导电的N区耗尽。这个耗尽层具有纵向高阻断电压，如图（b）所示，这时器件的耐压取决于P与N-的耐压。因此N-的低掺杂、高电阻率是必需的。
导通时序可分为to~t1、t1~t2、 t2~t3 、t3~t4四个时间段，这四个时间段有不同的等效电路。
1. t0-t1：C GS1 开始充电，栅极电压还没有到达V GS（th），导电沟道没有形成，MOSFET仍处于关闭状态。
2. [t1-t2]区间, GS间电压到达Vgs（th），DS间导电沟道开始形成，MOSFET开启，DS电流增加到ID, Cgs2 迅速充电，Vgs由Vgs（th）指数增长到Va。
3.[t2-t3]区间,MOSFET的DS电压降至与Vgs相同,产生Millier效应，Cgd电容大大增加,栅极电流持续流过，由于C gd 电容急剧增大，抑制了栅极电压对Cgs 的充电,从而使得Vgs 近乎水平状态，Cgd 电容上电压增加,而DS电容上的电压继续减小。
4. [t3-t4]区间,至t3时刻,MOSFET的DS电压降至饱和导通时的电压,Millier效应影响变小，Cgd 电容变小并和Cgs 电容一起由外部驱动电压充电, Cgs 电容的电压上升,至t4时刻为止.此时C gs 电容电压已达稳态,DS间电压也达最小，MOSFET完全开启。
